# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本国特許庁(JP)

## ⑾公開特許公報 (A)

(11)特許出願公開書号

## 特開平8-306853

(43)公開日 平成8年(1996)11月22日


(51) Int. Cl. 4	监别記号	庁内整理番号	(4月公開日 平成8年(1996)11月22日
HOIL 23/50	•	7 四重连要号	F」 技術表示箇所
21/60	311		KUIL 23/50 以来是示面所
23/12			21/60 311 Q
23/28	•.		23/21
	·		23/12 L
	·	<del></del>	客室請求 未請求 請求項の数17 OL (全20頁)
21)出願書号	特触平7-1103	8 0	(71)出職人 000005223
22)出籍日	平成7年(1995		富士通帐式会社
1	, , , , , , , , ,	, 5 8 9 8	神奈川県川崎市中原区上小田中 4 丁目 1 豊
			1 号
			(72) 発明者 林田 勝大
			神奈川県川崎市中原区上小田中1015番
			地 富士通株式会社内
<i>;</i>			(72)兒明者 佐届 光母
			神奈川県川崎市中原区上小田中 1-0 15 巻
	-		地 富士通株式会社内
		•	(74)代理人 弁理士 伊東 忠彦
		ı	
			最终頁に統く

## (54) 【発明の名称】半導体装置及びその製造方法及びリードフレームの製造方法

#### (57) 【契約】

【目的】本発明は半導体チップ及びリードを樹脂對止し た構成を有した半導体装置及びその製造方法及び当該半 - 導体装置に用いるリードフレームの製造方法に関し、半 頃はチップの信頼性を維持しつつ外部電極熔子の原体 化、製品コストの低減及び生産効率の向上を図ることを 目的とする。

【構成】第1のピッチで電極パッド6が形成された半導 体チップ2と、電極パッド6とワイヤ8を介して電気的 に接続されるリード3と、半導体チップ2を對止する封 止樹脂4とを具備する半導体装置において、前記リード 3 に外部接続端子となる突起 9 を上記第1のピッチと異 なる第2のピッチで形成すると共に、和記對止樹脂4が 草座パッド6とリード3との間に引き回されたワイヤ8 を対止し、かつ如記突起9を貸出させるよう配数したも のである.



#### 【特許請求の範囲】

【鉄求項1】 第1のピッチにて形成された電極パッド が形成された半導体チップと、

前記電極バッドと配線を介して電気的に接続されるリー

前記半導体チップを封止する封止樹脂とを具備する半導 体装置において、

前記リードに外部接続端子となる突起を、上記第1のビ ッチと異なる第2のピッチで形成すると共に、

う配設されることを特徴とする半導体装置。

【猛求項2】 第1のピッチにて形成された電極パッド が形成された半導体チップと、

前記電極バッドと配線を介して電気的に復規されるリー FF.

前記半導体チップを封止する封止樹脂とを具偏する半導 体装置において、

前記リードに外部接続端子となる突起を上記第1のピッ チと異なる第2のピッチで形成すると共に、

前記半導体チップに形成された前記電極パッドの配設面 を基準とし、前記配設面における前記封止樹脂の厚さ が、前記配数面から前記突起までの高さ寸法以下で、か つ前記配数面から前記配練までの高さ寸法以上となるよ う構成したことを特徴とする半導体装置。

【朗求項3】 請求項1または2記載の半導体装置にお

D記半導体チップと前記リードとをポリイミド頭を接着 Tとして接合したことを特徴とする半導体装置。

7.記突起を前記リードと一体的に形成したことを特徴と "る半導体装置。

「蔵求項5」「蔵求項1乃至4のいずれかに記載の半導 :装置において、

記記森としてワイヤを用いたことを特徴とする半導体

請求項6) 請求項1乃至5のいずれかに記載の半導 装置において、

想求項 7 】 外部接続端子となる部位に突起が形成さ てなるリードを形成するリード形成工程と、

紀リード或いは半導体チップの少なくとも一方にポリ ミド原を配設し、前記ボリイミド膜を介在させて前記 ードと前記半導体チップを所定押圧力で押圧しかつ所 皇彦に加熱することにより、和記ポリイミド棋を接着 として前辺リードとお野生選びチップとを接会する境

ードとを配線を引き回し接続することにより、前記章極 パッドと前記リードとを電気的に接続する投稿工程と、 前記記録及び前記半導体チップの所定範囲或いは全部を 封止すると共に、前記突起の少なくとも韓面を貫出する よう封止製脂を配設する封止樹脂配設工程とを具備する ことを特徴とする単導体装置の製造方法。

2

【請求項8】 請求項7記載の半導体装置の製造方法に おいて、

前記封止樹脂が前記意極パッドと前記リードとの間に引 IO 導体チップを接着する際、前記ポリイミド駅として両面 に熱可塑性を有する接着剤を配設したものを用いたこと を特徴とする半導体装置の製造方法。

【請求項9】 放求項7または8記載の半導体装置の製 造方法において、

前記接釈工程で、前記電極パッドと前記リードとをダイ レクトリードポンディング法により電気的に接続したこ とを特徴とする半導体装置の製造方法、

【緯求項10】 インナーリード部とアウターリード部 とを有した複数のリードが形成されたリードフレームに 20 おいて、

前記アウターリード部のリードピッチに対して前記イン ナーリード部のリードピッチを小さく設定すると共に、 前紀アウターリード部に一体的に突起を形成したことを 特徴とするリードフレーム。

【繍水項11】 線水項10記載のリードフレームにお

前記アウターリード部のリードピッチ(P...) と前記 突起の形成位置における前記リードの厚さ(W)とが略 等しく(P... ≒W)、かつ前記インナーリード部のリ 【蔚求項4】 - 請求項1乃至3のいずれかに記載の半導 10 ードビッチ (P...) が前記アウターリード部のリードビ ッチ (P...) の略半分のピッチ (P...=P... / 2) であることを特徴とするリードフレーム。

【請求項12】 請求項10または11記載のリードフ レームの製造方法において、

蓄材に前記突起の形成位置にマスクを配絞した上で、前 記蓋材に対してハーフエッチングを行う第1のエッチン グエ程と、

前記第1のエッチング工程の終了後、前記リード形成位 産にマスクを配設した上で、前記番材に対してエッチン 記卖起にバンブを形成したことを特徴とする半導体等 (0 グを行いリードを形成する第2のエッチング工程とを具 偏することを特徴とするリードフレームの製造方法。

【緯求項13】 無求項10または11記載のリードフ レームの製造方法において、

重れ合わせることにより前記交起の所定高さ寸法となる よう仮厚が退定された第1の基材と第2の基材を用意

前記第1の基材に、平面視した際に前記リードの形状と カストゥリードバターしゃがのマスリードバターしかの

匿するよう交起パターンを形成する突起パターン形成工 19 と、

前記リードパターンが形成された前記第1の基材と、前 配突起パターンが形成された前記第2の基材を重ね合わ せ、前足突起の形成位置において前記リードパターンと 前記突起パターンが積層されるよう前記第1の基材と前 記第2の基材とを接合する接合工程と、

前記第1の基材及び第2の基材の不要部分を除去する除 去工役とを具備することを特徴とするリードフレームの 製造方法.

【額求項14】 請求項10または11記載のリードフ レームの製造方法において.

番材に、平面視した際に前記リードの形状となるようり ードパターンを形成するリードパターン形成工程と、 前記リードパターン形成工程後、形成されたリードパタ ーンの所定位置に前記突起を形成する突起形成工程とを 具備することを特徴とするリードフレームの製造方法。 【薪求項15】 譲求項14配載のリードフレームの製 進方法において.

前記突起形成工程は、前記リードパターンの所定位置に 20 パンプを単数絞いは複数積み重ねることにより前記突起 を形成したことを特徴とするリードフレームの製造方

【誤求項16】 請求項14記載のリードフレームの製 造方法において.

前記突起形成工程は、前記リードパターンの所定位置に 海電性部材を配設することにより前記突起を形成したこ とを特徴とするリードフレームの製造方法。

【額求項17】 篩求項14記載のリードフレームの製 造方法において、

前記突起形成工程は、前記リードパターンの所定位置を 塑住加工することにより前記突起を形成したことを特徴 とするリードフレームの製造方法。

[発明の詳細な説明]

(0001)

10 ·

[産業上の利用分野]本発明は半導体装置及びその製造 方法及びリードフレームの製造方法に係り、特に半導体 チップ及びリードを樹脂対止した観成を有した半導体器 置及びその製造方法及び当該半導体装置に用いるリード フレームの製造方法に関する。

【0002】近年、電子限器のダウンサイジング化に伴 い、半導体装置の高密度化及び半導体装置の高密度実装 化が図られている。一方で、電子機器の信頼性の向上も 望まれており、これに伴い半部体装置の信仰性も向上さ せる必要がある。更に、半導体装置は製品コストの係属 も望まれている。

【0003】 よって、上記した各要求を換足しうる半導 体装御が呈まれている。

ップチップ方式の実装構造が知られており、マルチ・デ ップ・モジュール(MCM)において広く用いられてい る。このMCMで用いるフリップテップ実装は、 能脂封 止をしていない半導体チップ(ペアチップ) の電極パッ ドにパンプを形成しておき、このペアチップを基板(マ ザーボード) に形成された電極部にフェースダウンポン ディングすることにより実装する構成とされている。

【0005】上記のフリップチップ方式の実装構造を用 いることにより、高密度に半導体装置をマザーボードに 10 配設することが可能となり、またペアチップに直接形成 されたパンプを用いてマザーボードに電気的に接続され るため、意気的特性を向上させることができる。 [0006]

【発明が解決しようとする森越】しからに、 御紹封止が されていないペアチップは、耐熱性、炭灰的強度、及び 耐塵住が弱いという問題点がある。また、ベアチップに 形成されている電極パッドに直接パンプが形成され外部 接環媒子を形成するため、ペアチップに形成されている ➡ ≝ □ ∵ ドのレイアウトがそのまま外部接続端子(バン プ) のレイアウトとなってしまう。

【0007】一般に半導体チップの電極パッドのレイア ウトは半退体製造メーカ毎に異なっており、従って同一 協能を有する半導体装置であっても、ユーザ側で半導体 装匠の種類(製造メーカ)に対応するようマザーボード の配珠パターンを設計する必要がある。このように、従 来のベアチップを用いた実装構造では、半導体装置の外 部電極帽子の標準化がされていないことにより、半導体 装置とマザーボードとのマッチング性に欠け、ユーザ側 での負担が重くなるるという問題点があった。

【0008】また、これを解決するためにチップ表面に プロセス処理を行い、配算を引き回すことにより復体化 **も図ることが考えられるが、この構成では配数の引き図** しに高精度を有する多くの工程を必要とし、製品コスト の上昇及び生産効率の低下を招いてしまうという問題点 があった.

【0009】 本発明は上記の点に低みてなされたもので あり、半週体チップの信頼性を維持しつつ外部電極端子 の神ベル 製品コストの低減及び生産効率の向上を図り うる半導体装置及びその製造方法及びリードフレームの 製造方法を提供することを目的とする。

(00101

【改題を解決するための手段】上紀の課題は下記の各年 段を課じることにより解決することができる。諸宋項1 記載の発明では、第1のビッチにて形成された電極バッ ドが形成された半導体チップと、前記電極パッドと配線 を介して電気的に接続されるリードと、前紀半導体チッ ブモ封止する対止相応とを具備する主導体装置におい 

された配線を封止し、かつ前紀突起を奪出させるよう配 設されることを特徴とするものである。

a

[0011] また、請求項2記載の発明では、第1のビ ッチにて形成された電極パッドが形成された半導体チッ プと、耐記電極パッドと配線を介して電気的に接続され るリードと、前記半導体チップを封止する封止樹脂とを 具備する半導体装置において、前記リードに外部接続端 子となる突起を上記第1のピッチと異なる第2のピッチ で形成すると共に、前記半導体チップに形成された前記 .. 電極パッドの配設面を基準とし、前記配設面における前 記封止樹脂の厚さが、前記配設面から前記突起までの高 さ寸法以下で、かつ前記配設置から前記配数までの高さ 寸法以上となるよう構成したことを特徴とするものであ

【0012】また、請求項3記載の発明では、前記試求 項1または2記載の半導体装置において、解記半導体チ ップと前記リードとをポリイミド廟を技術剤として接合 したことを特徴とするものである。

【0013】また、請求項4記載の発明では、前記請求 項1万至3のいずれかに記載の半導体装置において、前 20 記突起を前記リードと一体的に形成したことを特徴とす るものである。また、政求項 5 記載の発明では、前記録 **求項1乃至4のいずれかに記載の半導体装置において、** 前記配線としてワイヤを用いたことを特徴とするもので

【0014】また、請求項6記載の発明では、前記請求 項1万至5のいずれかに記載の半導体装置において、前 記突起にバンブを形成したことを特徴とするものであ る。また、結求項7記載の発明では、半導体装置の製造 方法において、外部接続第子となる郎位に突起が形成さ . 10 れてなるリードを形成するリード形成工程と、前足リー ド或いは半週体チップの少なくとも一方にポリイミド膜 を配設し、前記ポリイミド膜を介在させて前記リードと 前記半導体チップを所定押圧力で押圧しかつ所定温度に 加熱することにより、 前記ポリイミド膜を接着剤として 前記り一ドと前記半導体チップとを接合する接合工程 と、前記半選体チップに形成されている電極パッドと前 記り一ドとを配練を引き回し接続することにより、前記 き極バッドと前記リードとを電気的に接続する接続工程 こ。和記記録及び前記半導体チップの所定範囲或いは全 (0 るよう前記第1の基材と前記第2の基材とを接合する接 「るよう封止技術を配設する封止制能配設工程とを具備 「ろことを特徴とするものである。

〔0015〕 また、請求項8記載の発明では、前記提求 ・7 記載の半導体装置の製造方法において、前記接合工 でポリイミド層により町記り一ドと前記半導体チップ 接着する際、前記ポリイミド概として南面に熱可要性 **有する接受期を配設したものを思いたことを特徴メナ** 

項7または8に記載の半導体装置の製造方法において、 前紀接続工程で、前記章極パッドと前記リードとをダイ レクトリードポンディング法により電気的に接続したこ とを特徴とするものである.

. 【0017】 また. 請求項10記載の発明では、インナ ーリード郎とアウターリード邸とを有した複数のリード が形成されたリードフレームにおいて、前記アウターリ ード部のリードビッチに対して前記インナーリード部の リードピッチを小さく設定すると共に、前品アウターリ 10 一ド邸に一体的に突起を形成したことを特徴とするもの である.

【0018】また。就求項11記載の発明では、前記誌 求項10記載のリードフレームにおいて、前記アウター リード部のリードピッチ(P...) と前記突起の形成位 置における前記リードの厚さ(W)とが略等しく(P ... 与W). かつ前記インナーリード邸のリードビッチ ·(P:.) が前記アウターリード部のリードビッチ (P ... ) の路半分のピッテ(P..=P... / 2)であるこ とを特徴とするものである。また、旗求項12記載の発 明では、前記語求項10または11記載のリードフレー ムの製造方法において、蓄材に前記突起の形成位置にマ スクを配設した上で、前記基材に対してハーフエッチン グモ行う第1のエッチング工程と、前足第1のエッチン グエ程の終了後、前記リード形成位置にマスクを配設し た上で、和記基材に対してエッチングを行いリードを形 成ずる第2のエッチング工程とを具備することを特徴と するものである.

【0019】また、請求項13記載の発明では、前記録 求項10または11記載のリードフレームの製造方法に おいて、重ね合わせることにより創記突起の所定高さす **法となるよう仮厚が選定された第1の番材と第2の番材** を用意し、前記第1の基材に、平面視した線に前記り— ドの形状となるようリードパターンを形成するリードパ ターン形成工程と、前記第2の基材に、少なくとも前記 突起の形成位置に位置するよう突起パターンを形成する 突起パターン形成工程と、前記リードパターンが形成さ れた前記第1の基材と、前記突起パターンが形成された 前記第2の基材を重ね合わせ、前記突起の形成位置にお いて前記リードパターンと前記突起パターンが積層され 合工程と、前記第1の茎材及び第2の茎材の不要部分を 除去する除去工程とを具腐することを特徴とするもので ある

【0020】また、結束項1.4記載の発明では、前記録 ハラコ ∪ または 1 1 記載のリードフレームの製造方法に おいて、番材に、 卒面視した際に前記り一ドの形状とな るようリードパターンを形成するリードパターン形成工 Branding and the second

【0021】また、競求項15記載の発明では、前記額 求項14記載のリードフレームの製造方法において、前 記交起形成工程は、前記リードパターンの所定位置にパ ンプを単数或いは複数積み重ねることにより前配突起を 形成したことを特徴とするものである。

【0022】また、顕求項16記載の発明では、前記録 求項14記載のリードフレームの製造方法において、前 記突起形成工程は、前記リードパターンの所定位置に導 電性部材を配設することにより前記突起を形成したこと。 を特徴とするものである。

【0023】更に、請求項17記載の発明では、前記録 求項14記載のリードフレームの製造方法において、前 記突起形成工程は、前記リードパターンの所定位置を塑 性加工することにより前記突起を形成したことを特徴と するものである。

#### [0024]

(0025)また、請求項3記載の発明によれば、通常 半導体チップとリードとの絶縁材として配設されるポリ 10 イミド膜を接着剤として用いてるため、半導体チップと リードの絶縁とほ合を一括的に行うことができる。よっ て、絶縁材と接着剤とを別価に配設する構成に比べて構 造の簡単化及び製造の容易化を図ることができる。

(0026)また、諸求項4記載の発明によれば、突起をリードと一体的に形成したことにより、突起とリードを別聞の材料により構成する場合に比べて構造の簡単化を図ることができる。また、諸求項5記載の発明によれば、配線としてワイヤを用いたことにより、和記した電極パッドとリードとの間における配線の引き回しを容易に行うことができる。

【0028】また、接続工程では半線体チップに形成されている電極パッドと前記リードとを配線を引き回した 統するため、この引き回しを適宜設定することにより、 電極パッドのレイアウトに対してリードのレイアウトに 変更することが可能となる。また、半路体装置はリード 形成工程、接合工程、接続工程及び對止樹脂配設工程の 4工程のみで製造される。このように少ない工程で半路体 集層が製造されるため、生産効率を向上させることが できる。

【0029】また、緑水項8記載の発明によれば、ポリ 10 イミド麒として両面に熱可塑性を有する接着剤を配設し たものを用いることにより、ポリイミド膜に印加する協 皮等を所定範囲内に制御することなく接合処理を行うこ とができるため、接合処理を容易に行うことができる。 【0030】また、頭求項9記載の発明によれば、接続 工程で、電極パッドとリードとをダイレクトリードポン ディング法を用いて電気的に接続するため、筋巣かつ確 実に耄極パッドとリードとの接続処理を行うことができ る。また、諸求項10及び貸求項11記載の発明によれ ば、アウターリード部のリードピッチに対してインナー リード部のリードピッチが小さく設定されているため、 インナーリード部が電気的に接続される半導体チップの 電極バッドの配数ピッチが小さくてもこれに対応させる ことができ、かつ実装基版と電気的に接続されるアウタ ーリード部のリードビッチは大きいため、実装基板への 実装性を向上させることができる。また、突起がアウタ ーリード部に形成されることにより、この突起を外部接 旅端子して用いることができ、これによっても実装性を 向上させることができる。

【0031】また、超求項12記載の発明によれば、第1のエッチング工程において突起の形成位置にマスクを配設した上で基材に対してハーフェッチングを行うことにより、空程形成位置を除く部分の板厚を得くし、更に第2のエッチング工程においてリード形成位置にマスクを配数した上で第1のエッチング工程が終了した基材に対してエッチングを行うことにより、突起が一体的に形成されたリードを形成することができる。

【0033】ところが、突昆が形成されるリードでは基材の仮厚は突起の高さにより決まってしまい、突起の高さと等しい仮厚を有する基材を単にエッチング処理したのでは狭ビッチのリードを形成することができない。しからに、上記のように第1のエッチング工程において突

も狭ピッチのリード形成を行うことが可能となる。尚、 上記説明から明らかなように、交起の配数ピッチは基材 の仮俘と略等しいピッチまで狭ピッチ化することができ

【0034】また、請求項13記載の発明によれば、第 1 の基材及び第 2 の基材は重ね合わせることにより突起 の所定高さ寸法となるよう毎厚が選定されているため、 各島材の仮厚は突起の高さ寸法より小さな厚さとされて、 e いる。リードパターン形成工程では、この板厚の薄い第 1 の基材に対してリードの形状となるようリードパター  $10 = \{0\ 0\ 4\ 1\}$  また、インナーリード部3 a と半導体チッ ンを形成するため、先に説明した板厚とリードピッチの 関係により、形成されるリードパターンのリードピッチ を狭ピッチ化することができる。

【0035】また、突起パターン形成工程において第2 の基材に少なくとも前記突起の形成位置に位置するよう 突起パターンを形成し、接合工程において上記第1の基 材と第2の基材を重ね合わせ接合することにより、突起 の形成位置においてリードパターンと交起パターンが稼 層され、この位置における板厚は突起の所定高さとな る。続く除去工程では不要部分が除去されりードが形成 20 ている。 される.

【0036】 従って、上記のようにリードパターンの形 **広時には仮厚は薄いためリードピッチを狭ピッチ化する** ことができ、また突起形成位置においてはリードパター ンと灰起パターンが枝磨されることにより所定高さの突 起を形成することができる。また、請求項14記載の発 朝によれば、リードパターンを形成するリードパターン 形成工程と、突起を形成する突起形成工程とを別値に行 うことにより、基材の厚さを突起の高さに拘わらず逆定 することができ、よって薄い基材を用いることによりリ 30 厚さ(図中、矢印Hで示す)が、底面から突起9の先端 ードパターンの狭ピッチ化を図ることができる。また. 突起形成工程においては、任意の高さを有する突起を形 **成することが可能となり、投計の自由度を向上させるこ** とができる.

(0037)更に、額求項15万至17記載の発明によ れば、突起形成工権において突起の形成を容易に行うこ とができる。

#### [0038]

【実施例】 次に本発明の実施例について図面と共に説明 する。図1及び図2は、本発明の一実施例である半導体 40 即() 特別とされた構成となるため、耐熱性、視域的強度 装置 1 を示している。図 1 は半週体装置 1 の断面図であ り、また図2は半導体装置1を底面図である。

【0039】 を図に示されるように、半導体装置)は大 話すると半途体チップ2、複数のリード3、對止機能 4.及びパンプ5等により構成されている。半導体チッ ブ2は、底面の中央位置に複数の電極パッド6が一利に 列設されている。また、複数のリード3は、天々インナ

10 【0040】このポリイミド度7は、半導体チップ2の 上二に形成された回路面 2 A とりード 3 とそ電気的に絶 **録する絶縁部材として機能すると共に、後述するように** ポリイミド展7は半導体チップ2とリード3とを接合す る接着剤として侵能している。このように、ポリイミド 膜 7 に絶縁部材と接着剤の双方の接能を持たせることに より、絶縁材と接着剤とを別倒に配設する構成に比べ、 半導体装置1の構造の簡単化及び製造の容易化を図るこ \_\_とができる。

プ2に形成された電極パッド6との間にはワイヤ8が配 設されており、このワイヤ8を介して半導体チップ2と リード3は電気的に接続された構成とされている。更 に、をリード3に設けられたアウターリード83bの所 定位置には、外部権統領子となる突起9が一体的に形成 されている。上記構成とされたリード3は、各図に示さ れるようにその大部分が半導体チップ2の底面上に配設 された構成の、いわゆるリード・オン・チップ(LO C)構造となっており、半導体装置1の小型化が図られ

「CCC)また、封止組設4は例えばエポキシ樹設よ りなり、後述するようにモールディングにより形成され ている。この封止樹脂4は、半萬体チップ2の底面及び 側面の所定範囲に配設されている。しかるに本実施例で は、半導体チップ2の上面においては、放熱性を向上さ せる面より封止樹畑4は配款されていない構成とされて いる..

【0043】上記封止樹脂4は、半導体チップ2の電極 パッド6の配紋面(底面)を基準とし、この底面からの までの高さ寸怯(図中、矢印Wで示す)以下で、かつ低 面からワイヤ8のルーブ最上部までの高さ寸法(図中、 矢印hで示す)以上となるよう構成されている (hSH SW)。この構成とすることにより、突起9の少なくと も先端部9aは確実に封止樹脂4から舞出し、またワイ ヤ8及び突起9の森出部分を除くリード3は封止樹脂4 に封止された構成となる。

【0044】このように、本実路例の半導体装置1は、 半週体チップ2の所定範囲(上面を除く部位) を封止樹 及び副団性を向上させることができる。また、對止階間 4 はワイヤ 8 を確実に保護するため、これによっても半 選体装置1の信頼性を向上させることができ、 更に外部 接成端子となる突起9の少なくとも先端郎9aは確実に 封止樹脂4から紅出するため、実装を板10との意気的 投稿を確実に行うことができる。

【0045】ここで、囮でを用いて当事はデンプでの無

ている。同図に示されるように、リード 3 は隣接するインナーリード部 3 aのリードピッチ(図中、矢印P...で示す)が限接するアウターリード部 3 bのリードピッチ(図中、矢印P...で示す)よりも小さくなるよう形成されている。具体的には、インナーリード部 3 aのリードピッチ P...はアウターリード部 3 bのリードピッチ P...・の略半分のピッチ(P...=P...・/2)となるよう構成されている。また、後に詳述するように、アウターリード部 3 bのリーとピッチ P...は突起 9 の形成位置へにおけるリード 3 の厚さ W とが略等しくなるよう構成されている(P... 与W)

【0046】上記のように、アウターリード部38のリードピッチP・・に対してインナーリード部38のリードピッチP・が小さく設定されることにより、インナーリード部38が電気的に接続される半導体チップ2の電グパッド6の配設ピッチが小さくてもこれに対応させることができ、かつ実装甚仮10と電気的に接続されるアウターリード部3b(突起9)のリードピッチP・・・は大きいため、半導体装置1の実装甚板10に対する実装性を向上させることができる。

(0047) 一方、本実施例に係る半導体装置1は、半導体テップ2に配設されている電極パッド6に直接パンプ5を形成し実装蓄板10に接続するのではなく、電極パッド6とインナーリード部3 aとの間にワイヤ8を引き回した上でリード3を介して実装蓄板10に接続する構成とされている。従って、電極パッド6をリード3及びワイヤ8を用いて引き回すことができるため、リード3のレイアウトを電極パッド6のレイアウトに拘わらず設定することが可能となる。

【0048】具体的には、図2に示す例では、半導体チ 30 ップ2の中央に形成されている電極パッド6をワイヤ8 及びリード3を用いて引き回し、外部接続端子となるまた。図3に示されるように、外部協議の一下3を用いて引き回れている合には、本発明を引きして電極パッド6をワイヤ8及びリード3を用いて引き回すことにより、電極パッド6の形成位電子との形成位電子となる。更に、図4に示されるように、外部接続端子となる。更に、図4に示されるように、外部接続端子となる。実足9を半導体テップ2の外側位置に記載することも可 40 能となる。

【0049】このように、電極パッド6をリード3及びワイヤ8を用いて引き回すことが可能となることにより、実装基版10と半導体装置1とのマッチング性を向上させることができ、外部接続端子となる突起9のレイアウトを標準外部接換端子のレイアウトに容易に数定ることができる。よって、半導体装置1を用いるユーザ側の負担を軽減することができる。

は、リード形成工程、接合工程、接続工程及び封止栏形 配数工程の基本となる4工程と、これに付施するバンプ 形成工程、試験工程の2工程を行うことにより製造され る。以下、各工程毎に説明するものとする。

【0051】図5万至図9はリード形成工程の第1実施例を示している。このリード形成工程は、リード3の基材となるリードフレーム11を形成するための工程であっ、リードフレーム11を形成するには、先ず図5に示されるような平板状の整材12を用意する。この基材12は、例えば4.27ロイ等のリードフレーム材料であり、またその板厚は形成しようとする突起9の高さ寸性Wと等しいものが選定されている。

[0-052] 上記の番材12に対しては、先す図6に示さまりにマスク13(製地で系す)が配於される。このマスク13は、所定の突起9の形成位置(図中、参照符号14で示す)及びクレドール形成位置(図中、参照符号15で示す)に配設される。

【0053】上記のようにマスク13が配設されると、 続いて基材12に対してハーフェッチング処理(第1の エッチング工程)が実施される。本実施例においては、 ウエットエッチング法により基材12に対してハーフェッチング処理を行っている(ドライエッチング処理を行っているのにより最大である)。また エッチング時間は、エッチングにより設定される部分 (図6で白抜きで示される部分)の厚さが、基材12の 板厚Wの半分の寸法(W/2)となるよう設定されている。

【0054】 このハーフエッチング処理が終了し、マスク13を取り除いた状態を図7に示す。この状態では、 20 突起9の形成位置14及びクレドール形成位置15のみが元の基材12の厚さWを維持しており、他の部分(参照符号16で示す)はハーフエッチングによりその厚さ
オ法はW/2となっている。

【0055】上記のようにハーフエッチング処理が終了する、続いて図8に示されるように所定のリード3の形成位置(参照符号18で示す)及びクレドール形成位置15にマスク17(製地で示す)を配設した上で、この基材12に対してエッチング処理を行う。

【0056】上記のようにマスク17が配款されると、 現いて基材12に対してエッチング処理(第2のエッチング工程)が実施され基材12のマスク17が配設され た位屋以外の部分を除去する。これにより、図9に示す リード3の所定形状を有した複数のリード3を具備する リードフレーム11が形成される。尚、必要に応じてこ のリードフレーム11の所定語位(リード3の形成位 ニ・レニィッキ等を貼してもよい。

【0057】このように形成されたリードフレーム11は、リード3がインナーリードのストーアウターリード

ーリード部 3 a 及び突起 9 の形成位置を除くアウターリ ード部3bの厚さ寸法はW/2となってる。

【0058】ここで、リードピッチと基材12の抜厚と の関係について説明する。耐配したように、リード3を 形成する際にリード3のピッチは蓋材12の板厚により 決定されてしまい、具体的にはリードピッチは基材 1 2 の板厚と略等しいピッチにしか形成することはできな い。よって、基材12の仮厚が厚い程リードピッチを映。 ビッチ化することができる。

は茁材12の板厚は突起9の高さにより失まってしま い、突起9の高さと等しい仮厚を有する基材12を単に エッチング処理したのでは狭ヒッチのリードを形成する\_ ことができない。しかるに、上記したように第1のエッ チング工程においてハーフエッチング処理を実施するこ とにより、突起形成位置14を除き基材12の板厚を薄 くし(約w/2の仮序となるようにする)、更にこの扉 くされた板厚を有する部分に第2のエッチング工程を実 応してリード3を形成することにより、突起9を有する リード3であっても狭ピッチ(図1に示されるリードピ 20 ・ッチP..) のリード形成を行うことが可能となる。ま た、向僕の理由により、突起9(アウターリード部3 b) の配設ピッチ (P... ) は、蓋材12の版庫Wと略 等しいピッチまで狭ピッチ化することが可能となる。

【0060】尚、具体例としては、一般にリード基材と して用いられている板厚O. (Oma, O. (Sam, O. 20mmの基材を 例に挙げれば、仮厚0.10mmの基材ではアウターリード部 3 b及び突起 9 の最小ピッチ P... を0.10mm (P... = ), lūee) 、インナーリード部3aの最小ピッチP。。 そ0. )Sas (P.,=0.0Sas) とすることができる。また、板厚 10 1. ISsaの基材ではアウターリード部3b及び突起9の最 トピッチ P... を0.15mm (P... =0.15mm) . インナー Jード部3aの最小ピッチP。。 €0.075mm (P。。 ∈0.07 ac)とすることができる。更に、抜厚0.20aaの基材では <sup>ァ</sup>ウターリード部3b及び突起9の最小ピッチP...を 20ma (P... = 0.20ma) . インナーリード部3aの最 、ビッチ P., き0.10ag(P., = 0.10mm)とすることがで

【0061】一方、突起9の形成位置に注目すると、突 ↑より決められる。即ち、この図6に示されるマスク1 の配設位置を速度変更することにより、突起9の形成 、置を任意設定することが可能となる。このため、本実 例に係るリード形成方法では、外部度統領子となる突 9.の形成位置を自由度をもって設定することができ. って子め定められている際国外部復居菜子位置に突尼 を容易に形成することが可能となる。

ム20を形成するには、先ず図10に示されるような第 1の基材21と、図11に示されるような第2の基材2 2を用意する。

【0063】この各基材21、22は、重ね合わせるこ とにより突起9の所定高さ寸法Wとなるよう振厚が選定 されており、本実筋例では各番材21、22の版厚寸法 は共にW/2に数定されている。尚、各基材21.22 の板厚はこれに限定されるものではなべ、重ね合わせる 【0059】ところが、突起9が形成されるリード3で 10 基材21.22で仮序を異ならせた構成としてもよい。 ことにより突起9の所足高さ寸法Wとなる条件の品に各 【0064】図10に示される第1の基材21は、例え ば92アロイ等のリードフレーム材料により形成されて おり、エッテング処理或いはプレス打ち抜き処理等を予 め章版することにより、平面接した場合にリード3と向 一形状のリードパターン23が形成された構成とされて いる。しかるに、第1実籍例で説明したリード形成工程 と異なり、この状態のリードパターン23には突起9は 形成されておらず、よってリードパターン23は全体的 にその仮母がW/2とされている。尚、図中25で示す のは位置決め孔であり、リードパターン23の形成時に 一括的に形成されるものである。

- 【0065】一方、図11に示される第2の基材22 は、子め42アロイ等のリードフレーム材料に対しエッ チング処理或いはブレス打ち抜き処理等を実施すること により、突起パターン24が形成された構成とされてい る。この突起パターン24は直線状のパターン形状を有 しており、、 所定の突起 9 の形成位置を模架するよう機 錠されている。尚、図26は位置決め孔であり、突起パ ターン24の形成時に一括的に形成されるものである.

【0066】上記機成とされた第1の基材21及び第2 の基材22は、位置決め孔25、26を用いて位置決め されつつ重ね合わされ接合される。この第1及び第2の **蚤村21.22の接合は、導電性接着剤を用いて接着し** てもよく、またな後により接合してもよい。 図12は、 第1の岳材21と第2の基材22とが接合された伏娘を 示している。

【0067】上記のように第1の基材21と第2の基材 22とが接合された状態で、第2の基材22に形成され ている突起パターン24は、第1の差材21に形成され ₹9 の形成位置は図 6 に示されるマスク 1 3 の配設位置 (C) ているリードパターン 2 3 の所定交配形成位置の上部に 更な合わされるよう構成されている。

【0068】図13は、リードパターン23と突起バタ ーン24とが重なり合った郎位を拡大して示す平面図で あり、また図14はリードパターン23と英紀パターン 24とが重なり合った部位を拡大して示す側面図であ ろ。各図から朝らかなように、毎度寸炷W/2のリード パターン23と、同じく仮序寸在W/2の突尾パターン

[0069]上記のように第1の番材21と第2の番材22との接合処理が終了すると、続いて不要部分、具体的には突起パターン24のリードパターン23と交差した部分を除く部位をプレス加工等により除去することにより、図15に示すように突起9が一体的に形成されたリード3を有するリードフレーム20が形成される

【0070】上記のように、本実施例により製造されたリードフレーム20も第1 実施例で製造されたリードフレーム11と同様に、リード 3 はインナーリード部3 a. アウターリード部3 b 及び突起9 が一体的に形成された機成となる。また、図10に示すリードパターン23の形成時においては、第1の基材21の坂厚はW/2とされているため、先に説明した坂厚とリードピッチの関係から明らかなように、狭ピッチのリードパターン23 を形成することができる。

【0071】一方、突起9の形成位置に注目すると、突起9の形成位置は第2の基材22に形成される突起パターン24の形成位置により決められる。即ち、この突起パターン24の形成位置を重直変更することにより、突起9の形成位置を任意設定することが可能となる。このため、本実施例に係るリード形成方法においても、外部接続端子となる突起9の形成位置を自由度をもって設定することができ、よって予め定められている標準外部接続端子位置に突起9を容易に形成することが可能となる。

【0072】上記のようにリード形成工程を実施することによりリードフレーム11.20(以下の説明では、リードフレーム11を用いた場合を例に挙げて説明する)が形成されると、続いてリードフレーム11と半導体チップ2を接合するほ合工程が実施される。以下、図 1016乃至図20を用いて接合工程について説明する。

るようにリードフレーム11のインナーリード部3a (換言すれば、後述する接続工程においてワイヤ8がポンディングされる部位)に全メッキを施すことにより、ポンディングパッド部27を形成する。

【0074】また、図17に示されるように、半端体チップ2の電極パッド6の形成された面には、この電極パッド6の形成が成立れた面には、この電極パッド6の形成部位のみが露出する構成でポリイミド原7は2年を高いたのでは単に半導体チップ2に載置されただけの状態となっている。従って、ポリイミド原7が収落しないよう、半導体チップ2は電極パッド6の形成面が上部に位置するよう配置されている。尚、半導体チップ2は形成形式ではまたでは、一半導体チップ2を形成を行われておらずペアチップとされている。また、上記のポリイミド原7は、半導体チップ2を形成で、上記のポリイミド原7は、半導体チップ2を形成で

設され半導体チップ2には、図18に示されるようにリードフレーム11が載置される。この際、リードフレーム11に形成されているリード3(インナーリード部3a)と、半導体チップ2に形成されている電優パッド6とが特度よく対向するよう、リードフレーム11は位置決めされる。

3 1

【0076】上記のようにリードフレーム11が半選体チップ2上の所定位置に載置されると、続いて図19に示されるように治具28が降下し、リードフレーム11を半導体チップ2に向け押圧する。また、この治具28は加熱装置を具備しており、治具28で発生する熱はリードフレーム11を介してポリイミド項7に印加される。

【0077】上記ポリイミド展7は、半導体テップ2とリードフレーム11とも意気的に絶縁する絶縁部がとして従来より一般的に用いられているものであるが、本気明者はこのポリイミド展7を所定の環境条件下に置くないにより接着剤として機能することを発見した。具体的には、ポリイミド展7としてガラスを移点が100~30でのものを使用し、かつこのポリイミド度7を分かったがあたりでは、1~1、一点の1~cm の押圧力を印加することにより、ポリイミド展7は接着剤として機能するようになる。

【0078】よって、本実筋例では上記の点に注目し、 半導体チップ2とリードフレーム11との接合時に、 月28に設けられているヒータによりポリイミド膜75 ガラス転移点+100~200℃に加熱すると共に、 月28の加工によりポリイミド膜に1~10kg(// での押圧力を印加する構成としている。これになり、 ポリイミド膜7は接着剤として機能するようになり、 半 準体チップ2とリードフレーム11とモポリイミド膜7 を用いて接着することが可能となる。

【0079】上記構成とすることにより、従来では必要とされたポリイミド膜を半退体チップ2及びリードフレーム11と接着するための接着別は不要となり、製品コストの低級及び半退体装置1の組み立て工数の低級を図ることができる。図20は、半退体チップ2とリードフレーム11とがポリイミド膜7により混合された状態を示している。

【0080】尚、半速体チップ2とリードフレーム11 ここには、ポリイミド棋7を用いて接合する方法に限 定されるものではなく、従来のようにポリイミド棋の向 面に接着剤を堕布しておき、この接着剤によりポリイミ ド膜を介在させた状態で半導体チップ2とリードフレー ム11とを接合する方法を用いてもよい。この構成で は、ポリイミド棋に対する遺産制面及び存圧力制度が不 要となり、接合工程を原理に実施することができる。

ド3と半導体チップ2に形成されている電優パッド6と をワイヤ8で電気的に接続する接続工程が実施される。 【00.82】図21は、キャピラリ29を用いてワイヤ (例えば金ワイヤ) Bをリード3に形成されたポンディ ングパッド郎27(図16参照)と電極パッド6との間 に配設する処理を示している。周知のように、半退体装 選1の電気的特性を向上させる面からはワイヤ8の長さ は短い方がよく、また半導体装置1の小型化薄型化のた めにはワイヤ8は低ループであることが望ましい。

【0083】このため、ワイヤ8を配設するのに低ルー 10 ブポンディング法を採用することが望ましい。低ルーブ ポンディング法も種々の方法が提案されているが、例え ば先ず半導体チップ 2 に形成されている負債パッド 6 に ワイヤ8をポンディングし、続いて垂直上方にキャピラ リ29を移動させた後に水平方向に移動させてリード3 にポンディングする、いわゆる逆打ち法を用いる構成と してもよい。

【0084】上記のように、リード3と電極パッド6と を電気的に接続するのにワイヤポンディング法を用いる ことにより、容易かつ高速度に接続処理を行うことがで 20 きる。また、リード3と電極パッド6との間におけるワ イヤ8の引き回しも比較的自由度を持って行うことがで きる。尚、図22は、接続工程を実施することによりり ード3と電極パッド6との間にワイヤ8が配設された状 態を示している。

【0085】上記のように接続工程を実施することによ り、怠極バッド6とリード3とがワイヤ8により電気的 に接続されると、続いて半導体チップ2の所定部分に封 止樹脂 4 を配数する封止樹脂配設工程が実施される。以 下、図23乃至図25を用いて封止樹脂配設工程につい 30 て説明する.

[0086] 図23は、上記のを工程を実施することに よりリードフレーム11.ワイヤ8年が配設された半導 体チップ2を全型30に装着した状態を示している。金 型30は上型31と下型32とにより構成されており、 リードフレーム11が上型31と下型32との間にクラ ンプされることにより、半導体チップ2は亜型30内に 装着される.

【0087】上型31は、半線体チップ2が姿撃された と当にする構成とされている。 突起 9 の高さとクレドー ル33の高さは等しいため、よって上型31の形状は平 版形状とされている。また、下型32は袋草された半脚 体チップ 2 の側部に空間部を有したキャビティ形状を有 しており、また単導体チップ2の固における底面は手ゃ ピティ33の底面と当接する構成とされている。

【0088】このように、対止機局配設工程で用いる上

装置1の製品コストの低減に寄与することができる。 【0089】図24は金型30に封止樹脂4(製地で示

す)を充填した状態を示している。 金型30に 對止樹脂 4 を充填することにより、半導体チップ2の下型31と 当接した上面(図23乃至図25では下部に位置する) を除く外周面は対止樹脂4により対止される。 また、半 逐体チップ2の底面に配設されているリード3及びワイ ヤ8も封止樹脂4により封止された状態となる。また、 突起9も上型31と当接している絹部を除き對止樹脂4 により封止された構成となる。

【0090】図25は、封止樹脂4が充填処理された半 導体チップ2を金型30から触型した状態を示してい る。同図に示されるように、半導体チップ2の上面2a は封止樹紀4より奪出しており、よってこの上面 2 gよ り半導体チップ2で発生する熱を効率よく放熱させるこ とができる。また、突起9の蟷部9aも対止樹路4から 外部に貧出しており、従ってこの鐺部9aモ外部接続端 子として用いることができる。

【0091】図25に示される状態において、図中一点 類様で示す箇所でリードフレーム11を切断することに より半導体装置を棋成しても、図1に示す半導体装置1 … と同様の効果を実現することができる。しかるに、図2 5に示す状態では、外部接続端子として挺能する突起 9 の端郎9aが封止樹脂4の表面と略面一となっているた め、実装基板10に対する実装性が不良である。このた め、本実施例においては、封止樹脂配設工程が終了した 後、蟷部9aにパン部5を形成するパンプ形成工程を実 筋している。以下、パンプ形成工程を図26乃至図30 モ用いて放明する.

【0092】パンプ形成工程においては、先ず図26に 示すように、封止樹脂4が配設された半導体チップ2の 全面に対してホーニング処理を行い、残留する樹脂層等 を除去すると共に、突起9の繋断9aを確実に外部に輝 出させる。ホーニング処理が終了すると、琥いて図27 に示すように、封止樹脂4が配設された半導体チップ2 を半田椿34に投票し、癸起9の編邸9aに半田を用い て外袋メッキを行う(半田嶼を参照符号35で示す)。 この外装メッキに用いる半田としては、例えばPb:S n=1:9の組成比を有する半田の適用が考えられる。 状態で突起9及びリードフレーム11のクレドール33~40~図28は、上記の外装メッキにより突起9の錠部9aに 半田腹35が形成された状態を示している。

【0093】上記のように外袋メッキ処理が終了する と、狭いて半田県35が形成された突起9の電部9aに パンプ5が形成される。このパンプ5の形成方ほとして は指々の方法を採用することができ、例えば効率よくか つを長にパンプSを形成しうる転写パンプ方法を用いて 形成してもよい。図29は、パンプ5が突起5の異鼠9

リードフレーム11の切断処理が行われ、これにより、図30に示される半導体装置1が形成される。尚、このリードフレーム11の切断処理に先立ち、切断処理を容易にするためにリードフレーム11の切断箇所にハーフエッチング処理を行ってもよい。

【0095】上記のように製造された半導体装置1に対 しては、統いて適正に作動するかどうかを試験する試験 工程が実施される。図31及び図33は、夫々異なる半 導体装置1の試験方法を示している。 図31に示される 試験方法では、パンプ5を装着しうる構成とされたソケ 10 ット36を用い、このソケット36に半導体装置1を禁 若することによりパーイン等の試験を行うものである。 【0096】また、図32に示される試験方法は、プロ ープ37を用いて半導体装置1の試験を行う方法であ る。半導体装置1は、對止樹脂4の側部位置にリード3 の雄部が封止樹脂4から毎出した構成とされている。本 試験方法では、これを利用して封止樹脂 4 から輝出した リード3にプローブ37を接触させて試験を行う構成と されている。よって、本試験方法を採用することによ り、 半導体装置1を実装基版10に実装した後において 20 も試験を行うことが可能となる。

【0097】図33は、半導体装置1を実装基板10に実装する実装工程を示している。半導体装置1を実装基板10に実装する方法としては、周知の積々の方法を採用すすることが可能である。例えば、赤外線リフロー方法を用い、半導体装置1に設けられているパンプ5を実装基板10に形成されている電極部38にペースト号を用いて仮止めし、その上で赤外線リフロー炉においてパンプ5を溶配させることによりパンプ5と電極部38とを接合する方法を用いてもよい。

【0099】また、図35(A)に示される突起90のように上面に需曲状凹部を形成した構成としてもよく、図35(B)に示される突起9Dのように上面中央配にではままで、2000に

Eによれば、突起表面における面積を大きくすることができパンプ5との接合性の向上を図ることができる。 尚、上記の突起9C~9Eは、リード3の所定突起形成 位置に、導電性接着剤等を用いて固定された構成とされている。

(0100) また図35(D) に示すのは、リード3をプレス加工等により直接型性変形させることにより突起9Fを形成したものである。このようにプレス加工等の塑性加工を用いて突起9Fを形成することにより、極めて容易に突起9Fを形成することができる。しかるに、この形成方法では、突起9Fの高さは塑性加工限界値を上限とし、それ以上の高さに設定することはできないという問題点も有する。

【0101】また、図36に示すのは、突起9日を形成するのにワイヤポンディング技術を用い、スタッドパンプでで一つ突起経緯位置に形成することにより突起9日としたことを特徴とするものである。図36(A)は突起9日の形成方法を示しており、また図36(B)は突起9日を拡大して示している。

(0102)上記のように、突起90モワイヤボンディング技術を用いスタッドバンプで形成することにより、任意の位置に突起9Gを形成することが可能となり、外即接続端子となる突起9Gを所定位置に容易に形成することができる。また、突起9Gの形成は、半導体装置の製造工程の内、接続工程においてワイヤ8の配数時に一括的に形成することが可能となり、製造工程の筋路化を図ることができる。

【0103】また、突起9Gの高さはスタッドパンプを複数環様み重ねて配設することにより任意に設定することができる。図37(A)に示される突起9Hは、スタッドパンプを3個種み重ねることにより図36(B)に示される1個のスタッドパンプにより突起9Gを形成した構成に比べて高さを高くしたものである。

【0104】また突起の高さを高くする他の方法としては、「「「「「「」」」でいまれるように予めリード3にプロック状の高電性部材41を導電性接着剤等により固定に対しておき、この調電性部材41の上部に図37(C)に示されるようにスタッドバンブ42を形成し、積層された選性部材41とスタッドパンブ42とが協働して元を受り「を形成する構成としてもよい。この構成の場合になるを形成する構成とは部材41の高さにより決められるととなるが、ブロック状の調電性部材41は種々の大きさのものが提供されており、よって突起91の高さを任意に設定することができる。

(0105) 図38は、接合工程の変形例を示している。上記した実施例では、図16万室図20に示したように半週年チップ2とリードフレーム11とを所定条件

ム11とを接合する構成としてもよい。

【0106】また、テーブ状族着刺45の配政位置は、 半導体チップ2の上面だけではなく、図38に示される ようリードフレーム11の下面にも設けてもよく、また リードフレーム11の下面のみに設けた構成としてもよ い。更に、テープ伏接着刺45の配数範囲は、電極バッ ド6の形成位置を除く図中矢印Xで示す範囲であれば、 自由に設定することができる。尚、テープ状長着剤45 は、半導体チップ2とリードフレーム11とを電気的に 絶録する必要があるため、絶縁性接着限である必要があ 10 る.

【0107】図39乃至図42は、接枝工程の変形例を 示している。上記した実施例では、図21及び図22に 示されるように電極パッド6とリード3とを接続するの にワイヤ8を用いた構成を示したが、図39乃至図42 に示す変形例では電極パッド6とリード3とを直接接続 するダイレクトリードホンディング(DLB)方法を用 いたことを特徴としている。

[0108] 図39及び図40に示す例では、リード3 を例えば超音波振動子に接続された接合治具46を用い 20 て直接的に危極パッド6に接合する構成とされている。 しかろに、この構成では超音波振動する接合抬具46に より、怠極パッド6にダメージが発生するおそれがあ ろ.

[0109] そこで図41及び図42に示す例では、チ め電極パッド6にスタッドパンプ47を配設しておき. このスタッドバンブ47にリード3を当接させた上で加 熱治異48を用いてスタッドパンプ47を加熱熔融し竜 極パッド6とリード3を接続する構成とされている。こ の接続方法によれば、電極パッド6が投係するおそれは 30 め実装蓄板との電気的接続を確実に行うことができる。 なく、接続工程の信頼性を向上させることができる。

【0110】また、図39万至図42に示した接続工程 によれば、ワイヤ8を用いて電極パッド6とリード3を 接続する構成に比べて電気抵抗を低減できるため、半導 体装置1の電気特性を向上させることができ、高速の半 導体チップ2に対応することができる。

【0111】図43万至図44は、封止機関配設工程の 変形例を示している。上記した実施的では、図23及び 図24に示されるように金型30を構成する下型32の キャビティ底面は半温体チップ2の上面2aと直接当接 40 し、この上面 2 a には放熱特性を向上させる箇から封止 俗能 4 が配設されない様成とされていた。

【0112】 しかろに、半導体装置1が使用される製壌 が低しい(例えば、多症襞境)時には放無性よりも耐症 性毎をより必要とする場合が生じ、このような場合には 計止出記 4 により半導体チップ 2 を完全に封止する必要 がある。図43及び図44に示す金型50は、半導化チ ップ2を対止機能はで完全に対止する構成とされてい

ャピティ52が、図43に示されるように半導体チップ 2の外周面から離断しており、よって図44に示される ように封止謝脂 4 を金型に充填した状態で半導体チップ うに、半導体チップ2に対する封止樹脂4の配設位置 は、金型30.50に形成されるキャピティ33.52 の形状を適宜変更することにより任意に数定することが できる.

22

(0114)また、上型31にリード3に形成された突 起9を装着する凹部を形成しておくことにより、図45 に示されるような突起9が封止樹脂4から大きく突出し た構成の半導体装置60を形成することも可能である。 図45に示す半導体装置60は、突起9が封止樹脂4か ら大きく突出しているため実装基板10に対する実装性 は良好であり、よって前記した実施例に係る半導体装置 1のようにパンプ5を設ける必要はなく、半導体装置6 0の製造工程の簡単化を図ることができる。

(0115)

【発明の効果】上述の如く本発明によれば、下記の覆々 の効果も実現することができる。請求項1及び請求項2 記載の発明によれば、半導体チップは対止樹脂により封 止されるため、耐熱性、磁敏的性度及び耐磁性を向上さ ニュニンができる。また、電極パッドとリードとの間で 配載を引き回すことができるため、リードのレイアヴト を電極パッドのレイアウトに拘わらず設定することが可 能となり、実装基板とのマッチング性を向上させること ができる。また、封止樹龍は引き回された配線を確実に 保護するためこれによってもは無性を向上させることが でき、また外部接続端子は封止樹脂から奪出しているた

【0116】また、請求項3記載の発明によれば、適常 半導体チップとリードとの地品材として配設されるポリ イミド頃を接着剤として用いてるため、半導体チップと リードの絶縁と接合を一括的に行うことができ、よって 絶縁材と接着剤とそ別個に配設する構成に比べて構造の 簡単化及び製造の容易化を図ることができる。

【0】17】また、健求項4記載の発明によれば、突起 をリードと一体的に形成したことにより、突起とリード **そ別個の材料により構成する場合に比べて構造の簡単化** を図ることができる。また、請求項 5 記載の発明によれ ば、配頼としてワイヤを用いたことにより、前記した電 につ...じょりードとの間における配業の引き回しを容易 に行うことができる。

【0118】また、諸求項6記載の発明によれば、突起 にパンプを形成したことにより、突起を直接実芸芸板に 実装する構成に比べて、半導体装置の実装基板への採択 を容易に行うことができる。また、雑朮項7記載の発明 によれば、接合で設けおいてボリスミンピを研念組織が

株成としているため、リードと半導体チップとの絶縁と 接合を一括的に行うことができる。

【0119】また、接統工程では半導体チップに形成さ れている電板パッドと前記り一ドとを配線を引き回し接 校するため、この引き回しを連宜設定することにより、 章医パッドのレイアウトに対してリードのレイアウトを 変更することが可能となる。また、半導体装置はリード 形成工程、接合工程、接続工程及び對止樹脂配款工程の 4 工程のみで製造される。このように少ない工程で半導 体装置が製造されるため、生産効率を向上させることが 10

【0120】また、設求項8記載の発明によれば、ポリ イミド際に印加する温度等を所定範囲内に制御すること なく接合処理を行うことができるため、接合処理を容易 に行うことができる。また、設求項 8 記載の発明によれ ば、接続工程で、電極パッドとリードとをダイレクトリ ードボンディング法を用いて最気的に投続するため、簡 単かつ確実に電極パッドとリードとの接続処理を行うこ とができる.

明によれば、アウターリード部のリードピッチに対して インナーリード部のリードピッチが小さく設定されてい **るため、インナーリード部が電気的に接続される半導体** チップの電極パッドの配設ピッチが小さくてもこれに対 応させることができ、かつ実装蓄板と電気的に接続され るアウターリード部のリードピッチは大きいため、実装 基仮への実装性を向上させることができる。また、突起 がアウターリード部に形成されることにより、この突起 を外部接続爆子して用いることができ、これによっても 実装性を向上させることができる。

【0122】また、額求項12及び請求項13記載の発 明によれば、突起が一体的に形成された狭ピッチのリー ドを容易に形成することができる。また、請求項14記 数の発明によれば、リードパターンを形成するリードパ ターン形成工程と、突尾を形成する突起形成工程とを別 因に行うことにより、各材の厚さを突起の高さに拘わら ず選定することができ、よって輝い番材を用いることに よりリードバターンの叔ピッチ化を図ることができる。 また、突起形成工程においては、任意の高さを有する突 起を形成することが可能となり、設計の自由度を向上さ 40 ド膜を配設する処理を説明するための図である。 せることができる.

【0123】更に、請求項15万至17記載の発明によ れば、突起形成工程において突起の形成を容易に行うこ とができる

【図面の原単な説明】

【図1】 本発明の一実施例である半進体装置を示す断面

【回り) ボルリニーシャのマネスを減れを乗るデナルギ

示す底面図である。

【図4】 太兒明の一変節例である半導体装置の変形例を 示す底面図である。

【図 5】 本発明に係るリードフレームの製造方柱の第1 実紀例を反明するための図であり、 基材を示す図であ

【図6】本発明に係るリードフレームの製造方法の第1 実施例を説明するための図であり、 所定位置にマスクを 足苡した状態を示す図である。

【図7】本発朝に係るリードフレームの製造方法の第1 実施例を説明するための図であり、第1のエッチングエ 程が終了した状態を示す図である。

【図8】本発明に係るリードフレームの製造方法の第1 実施例を説明するための図であり、所定位置にマスクを 配設した状態を示す図である。

【図9】本発明に係るリードフレームの製造方法の第1 実筋例を説明するための図であり、完成したリードフレ ームを示す図である。

【図10】本発明に係るリードフレームの製造方法の第 【0 1 2 1】また、設求項 1 0 及び設求項 1 1 記載の発 20 2 実施例を説明するための図であり、第 1 の基材を示す 図である。

【図11】本発明に低るリードフレームの製造方法の第 2 実施例を説明するための図であり、 第 2 の基材を示す 図である.

【図12】本発明に係るリードフレームの製造方法の第 2実賠例を説明するための図であり、第1の甚材と第2 の基材を接合した状態を示す図である。

【図13】リードパターンと突起パターンとが重なり合 った部位を拡大して示す平面図である。

【図14】リードパターンと突起パターンとが重なり合 った郎位を拡大して示す側面図である。

【図 1 5】 本発明に係るリードフレームの製造方法の第 2 実施例を説明するための図であり、完成したリードフ レームを示す図である。

【図16】本発明に係る半導体装置の製造工程の接合工 程を説明するための図であり、ポンディングパッド部の 形成を取明するための図である。

【図17】本発明に係る半選体装置の製造工程の指合工 슅を収明するための図であり、半導体チップにポリイミ

【図18】本発明に係る半導体装置の製造工程の接合工 程を取明するための図であり、半課体チップにリードフ レームを配設する処理を設明するための図である。

【図19】本発明に係る半導体装置の製造工程の接合工 度を放明するための図であり、ポリイミド膜を接着剤と して機能させて半選体チップとリードフレームとを接合 する処理を説明するための図である。

示す図である。

【図21】本発明に係る半導体装置の製造工程の接続工 健を説明するための図であり、キャビラリを用いてワイ ヤの配線処理を行っている状態を示す図である。

【図22】本発明に係る半導体装置の製造工程の接続工 程を説明するための図であり、電極パッドとリードとの 間にワイヤが配設された状態を示す図である。

【図23】本発明に係る半導体装置の製造工程の封止樹 版配設工程を説明するための図であり、半導体チップが 金型に装着された状態を説明するための図である。

【図24】本発明に係る半導体装置の製造工程の封止部 版配設工程を説明するための図であり、 金型に封止器指 が充填された状態を説明するための図である。

【図25】本兒明に係る半導体装置の製造工程の封止樹 駅配設工程を説明するための図であり、樹畑封止された 半導体チップが金型から離型された状態を説明するため の図である.

【図26】本発明に係る半導体装置の製造工程のパンプ 形成工役を取明するための図であり、ホーニング処理を 実施している状態を示す図である。

【図27】本発明に係る半導体装置の製造工程のパンプ 形成工程を説明するための図であり、外袋メッキ処理を 夾施している状態を示す図である.

【図28】本発明に係る半導体装置の製造工程のバンブ 形成工程を説明するための図であり、外装メッキ処理が 終了した状態を示す図である。

【図29】本免明に係る半導体装置の製造工程のパンプ 形成工程を説明するための図であり、パンプを形成した 状態を示す図である.

【図30】本発明に係る半導体装置の製造工程のパンプ 30 9.9A~9l 突起 形成工程を説明するための図であり、完成した半導体装 鹿を示す図である。

【図31】 本発明に係る半選体装置の試験工程を説明す るための図であり、ソケットを用いて試験を行う方法を 示す図である。

【図32】 本発明に係る半導体装置の試験工程を説明す るための図であり、ブローブを用いて試験を行う方法を 示す図である。

【図33】 半導体装置を実装基板に実装する実装工程を 説明するための図である。

【図34】突起の平面形状を異ならせた変形性を示す図 である.

【図35】突起の断面形状を異ならせた変形性を示す図 である.

【図36】 スタッドパンプにより突起を形成する構成を 説明するための図である。

【図37】スタッドパンプにより突起を形成する構成の

【図39】接続構成の変形例を示す図であり、竜極パッ ドに直接リードを接続する方法を説明するための図であ

26

【図40】接続構成の変形例を示す図であり、電極パッ ドに直接リードが接続された状態を示す図である。

【図41】 接続構成の変形例を示す図であり、電極バッ ドにリードをスタッドパンプを介して接続する方法を説 明するための図である。

【図42】接続構成の変形例を示す図であり、電極バッ 10 ドにリードをスタッドパンプを介して接続した状態を示 す四である.

【図43】対止樹厚配設工程の変形例を説明するための 囚であり、企型に半導体チップが装着された状態を示す

【図44】封止樹間配設工程の変形例を説明するための 図であり、金型に封止御路が充填された状態を示す図で ある.

【図45】突起が封止樹脂より大きく突出した構成の半 導体装置を示す図である。

20 【符号の説明】

1.60 半導体装置

・2 半導体テップ

3 リード

3 a インナーリード部

3 b アウターリード部

4 封止附脂

5 パンプ

6 電極パッド

ワイヤ

10 実装基板

11.20 リードフレーム

12 基村

13.17 マスク

21 第1の番材

22 第2の基材

23 リードパターン

2.4 英紀パターン

28 抬具

10 29 キャピラリ

30.50 全型

3 1 上型

32.51 下型


33.52 キャビティ


3 4 半田梧


35 半田暦


4 1 返氢性部材


(⊠1) [2]


















...

#### [2 4 5]



#### プロントページの抗を

(72) 発明者 字野 正 神奈川県川崎市中原区上小田中1015番 地 富士通株式会社内

(72) 兒明者 庭沢 哲也 神奈川県川崎市中原区上小田中1015番 地 富士通株式会社内

(72) 発明者 脇 政樹 鹿児島県薩摩部入来町副田 5 9 5 0 参地 株式会社九州富士通エレクトロニクス内

ð

## JAPANESE PATENT LAID-OPEN PUBLICATION NO. HEISEI 8-306853

[TITLE OF THE INVENTION]

SEMICONDUCTOR DEVICE, FABRICATION METHOD THEREOF,

AND FABRICATION METHOD FOR LEAD FRAME

[CLAIMS]

5

10

15

1. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:

protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

- 2. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:
- 25 protrusions are formed on the leads, respectively, in

such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

- The semiconductor device according to claim 1 or 2,
   wherein the semiconductor chip and the leads are bonded together
   by an adhesive comprised of a polyimide film.
- 4. The semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that it is integrally with an associated one of the leads.
  - 5. The semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

20

5

- 6. The semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump.
- 7. A method for fabricating a semiconductor device

10

comprising the steps of:

forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed;

arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together;

connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and

- forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.
- 8. The method according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.
- 9. The method according to claim 7 or 8, wherein the

electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

10. A lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein

the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

- 10 ll. The lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2).
  - 12. A method for fabricating a lead frame according to claim 10 or 11, comprising:
- a primary etching step for conducting a half-etching

  process for a blank while using a mask arranged on the blank at the protrusion forming region; and
  - a secondary etching step for conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

25

13. A method for fabricating a lead frame according to claim 10 or 11, comprising the steps of:

preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other;

forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank;

forming a protrusion pattern on the second blank in such

10 a fashion that the protrusion pattern is arranged at the

protrusion forming region;

overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and

removing unnecessary portions of the first and second blanks.

20

15

5

14. A method for fabricating a lead frame according to claim 10 or 11 comprising the steps of:

forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and

25 forming the protrusions at a desired region on the lead

pattern after completion of the lead pattern forming step.

- 15. The method according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.
- 16. The method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.
- 17. The method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[DETAILED DESCRIPTION OF THE INVENTION]
[FIELD OF THE INVENTION]

The present invention relates to a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device.

In particular, the present invention relates to a semiconductor device having a structure encapsulating a semiconductor chip and leads by resin, a method for fabricating the semiconductor

10

20

25

device, and a method for fabricating a lead frame used in the semiconductor device.

The recent trend of electronic appliances to be downsized has resulted in efforts to achieve an increased density
and increased mounting efficiency of semiconductor devices. It
is also expected to obtain an improvement in the reliability of
electronic appliances. In addition, there is demand for an
improvement in the reliability of semiconductor devices.
Furthermore, it is expected for semiconductor devices to achieve
a reduction in costs.

Accordingly, developments of semiconductor devices capable of satisfying the above mentioned demands are strongly required.

### 15 [DESCRIPTION OF THE PRIOR ART]

Recently, a flip chip type mounting structure has been proposed as a scheme capable of achieving a high-density mounting. Such a flip chip type mounting structure is widely used in multi chip modules (MCMs). In accordance with the flip chip mounting scheme applied to MCMs, no resin encapsulate is formed. Instead, bumps are formed on electrode pads of a semiconductor chip (bare chip), respectively. In this case, mounting of the bare chip is achieved by bonding the bare chip to electrode portions formed on a circuit board (mother board) in a face down bonding fashion.

20

25

In accordance with the use of the flip chip type mounting structure, it is possible to mount semiconductor devices on a mother board at a high density. An improvement in electrical characteristics is also achieved because the semiconductor devices are electrically connected to the mother board by means of bumps directly formed on the bare chips of the semiconductor devices.

## [SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

However, the bare chips not encapsulated by resin involve problems in that they exhibit a degradation in heat resistance, mechanical strength, and temperature resistance. Furthermore, since bumps are directly formed on electrode pads formed on each bare chip, the layout of the electrode pads formed on the bare chip is rendered to be the layout of outer connecting terminals (bumps) as it is.

Generally, semiconductor chips have different layouts of electrode pads thereof in accordance with the manufacturers thereof. Accordingly, even for semiconductor devices having the same function, the user should design a wiring pattern of the mother board to match the kind of those semiconductor devices (manufacturer). In the conventional mounting structure using bare chips, there are problems of a degradation in the matching ability of semiconductor devices to the mother board and an increased burden to the user because no standardization for

outer electrode terminals of semiconductor devices is made.

In order to solve the above mentioned problems, the standardization may probably be made by processing the surface of a chip and forming a wiring on the processed chip surface. However, this scheme requires a number of processes with a high accuracy to form a desired wiring. Furthermore, there are problems of an increase in costs and a degradation in the efficiency of production.

The present invention has been made in view of the above

mentioned problems, and an object of the invention is to provide
a semiconductor device, a method for fabricating the
semiconductor device, and a method for fabricating a lead frame
used in the semiconductor device, which are capable of achieving
a standardization of outer electrode terminals to keep the

reliability of a semiconductor chip used, a reduction in costs,
and an improvement in the efficiency of production.

## [MEANS FOR SOLVING THE SUBJECT MATTERS]

The above subject matters can be solved by the following 20 means.

The invention of claim 1 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the

25

10

15

20

25

semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

The invention of claim 2 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

The invention of claim 3 is characterized by the semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.

The invention of claim 4 is characterized by the semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that

it is integrally with an associated one of the leads. The invention of claim 5 is characterized by the semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

5 The invention of claim 6 is characterized by the semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump. The invention of claim 4 is characterized by a method for fabricating a semiconductor device comprising the steps of: 10 forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed; arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the 15 polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together; connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, 20 respectively, thereby electrically connecting the electrode pads and the leads together; and forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.

The invention of claim 8 is characterized by the method

according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.

The invention of claim 9 is characterized by the method according to claim 7 or 8, wherein the electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

The invention of claim 10 is characterized by a lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

15 The invention of claim 11 is characterized by the lead
frame according to claim 10, wherein the lead pitch (Pout) of
the outer lead portions is substantially equal to the thickness
(W) of each lead at a region where the protrusion is formed,
and the lead pitch (Pin) of the inner lead portions corresponds
20 to about half the lead pitch (Pout) of the outer lead portions
(Pin = Pout/2). The invention of claim 12 is characterized by a
method for fabricating a lead frame according to claim 10 or 11,
comprising: a primary etching step for conducting a half-etching
process for a blank while using a mask arranged on the blank at
the protrusion forming region; and a secondary etching step for

10

15

conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

The invention of claim 13 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising the steps of: preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other; forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank; forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region; overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and removing unnecessary portions of the first and second blanks.

The invention of claim 14 is characterized by a method

for fabricating a lead frame according to claim 10 or 11

comprising the steps of: forming a lead pattern having a planar

shape corresponding to a shape of the leads on a blank; and

forming the protrusions at a desired region on the lead pattern

after completion of the lead pattern forming step.

The invention of claim 15 is characterized by the method

10

according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.

The invention of claim 16 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.

The invention of claim 17 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

#### [FUNCTIONS]

Each of the above mentioned means serves as follows.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit

10

15

25

board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive. Accordingly, it is possible to simplify the structure of the semiconductor device while achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

20 In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are

10

15

20

25

bonded together by maintaining the polyimide film at a certain temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor chip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range.

In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process. In accordance with the invention of claim

10

15

than the lead pitch of the outer lead portions is less than the lead pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12, it is possible to form leads each integrally formed with a protrusion by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads.

The pitch of the leads is determined by the thickness of the blank upon forming the leads. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank. Accordingly, a reduced lead pitch can be obtained when the blank has a reduced thickness.

25 Meanwhile, where leads provided with protrusions are

formed, the thickness of the blank is determined by the height of the protrusions. It is impossible to form leads having a small pitch by simply etching the blank having a thickness equal to the height of the protrusions. In accordance with the present invention, however, it is possible to form leads having a small pitch, even when the leads have a structure provided with protrusions, by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions, and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads. As apparent from the above description, the pitch of the protrusions can be reduced to a pitch substantially equal to the thickness of the blank.

In accordance with the invention of claim 13, the first and second blanks have thicknesses respectively selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other. For this reason, each of the first and second blanks has a thickness less than the height of the protrusions. In the lead pattern forming step, a lead pattern having the same shape as the whole shape of the leads is formed on the thin first blank. Accordingly, it is possible to reduce the lead pitch of the lead pattern formed in accordance with the above mentioned

\_ 10

relation between the blank thickness and lead pitch.

In the protrusion pattern forming step, a protrusion pattern is formed on the second blank in such a fashion that it is arranged at the protrusion forming region. In the bonding step, the first and second blanks are bonded together in a state in which they are overlapped with each other. The lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region. The blank thickness at the protrusion forming region corresponds to a desired height of the protrusions. At the removing step, unnecessary portions of the blanks are removed, thereby forming leads.

Accordingly, a reduction in lead pitch is achieved because the thickness of the blank used in the formation of the lead pattern is small. On the other hand, since the lead 15 pattern and protrusion pattern are overlapped with each other at the protrusion forming region, it is possible to form protrusions having a desired thickness. In accordance with the invention of claim 14, the lead pattern forming step and the protrusion forming step are conducted in a separate fashion. 20 Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in 25 the freedom of design is also achieved.